

JP2001091590 Biblio

Page 1

Drawing:





Patent Number:

JP2001091590

SEMICONDUCTOR INTEGRATED CIRCUIT

Publication date:

2001-04-06

Inventor(s):

NAKAYAMA MICHIAKI; SAKAKIBARA HIDEKI; KURITA KOZABURO

Applicant(s):

HITACH! LTD

Requested Patent:

☑ JP2001091590

Application Number: JP19990266767 19990921

Priority Number(s):

IPC Classification:

G01R31/28; G06F11/22

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To provide a technology for detecting the incorrect delay of a logic block without causing a significant increase of product cost. SOLUTION: A self diagnostic circuit comprises a first circuit 601 generating a clock signal for performing scanning operation through a scan path at a rate lower than the actual working rate of a diagnostic block, and a second circuit 602 generating a clock signal for performing supply of pseudo-random numbers to a logic block and collection of output signals therefrom at a rate substantially equal to the actual working rate of the logic block. Consequently, the incorrect delay of the logic block can be detected without reducing the line resistance by enlarging the line width or providing an amplifier in the scan path.

Data supplied from the esp@cenet database - 12



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-91590 (P2001-91590A)

(43)公開日 平成13年4月6日(2001.4.6)

(51) Int.Cl.7	識別記号	· FI	テーマコード(参考)
G01R 3	1/28	G06F 11	/22 360P 2G032
G06F 1	1/22 360	G01R 31	/28 G 5 B 0 4 8

審査請求 未請求 請求項の数4 〇L (全 14 頁)

(21)出願番号	特願平11-266767	(71)出願人	
(22)出願日	平成11年9月21日(1999.9.21)		株式会社日立製作所 東京都千代田区神田駿河台四丁目 6 番地
		(72)発明者	中山 道明
	·		東京都青梅市新町六丁目16番地の3 株式
•	•		会社日立製作所デバイス開発センタ内
		(72)発明者	榊原 秀樹
			東京都青梅市新町六丁目16番地の3 株式
			会社日立製作所デバイス開発センタ内
	•	(74)代理人	100089071
			弁理士 玉村 静世


最終頁に続く

(54) 【発明の名称】 半導体集積回路

(57)【要約】

【課題】 製品のコストの大幅な上昇を伴わずに論理ブロックのディレイ不良の検出を行うための技術を提供することにある。

【解決手段】 スキャンパスを介して行われるスキャン・動作を、診断ブロックの実使用速度よりも遅い速度で行うためのクロック信号を生成する第1生成回路(601)と、論理ブロックへの擬似乱数の供給及び論理ブロックからの出力信号の収集を上記論理ブロックの実使用速度にほぼ等しい速度で行うためのクロック信号を生成する第2生成回路(602)とを含んで自己診断回路を構成することで、スキャンパスでの信号遅延を抑えるために、信号配線幅を広くして配線抵抗の低減を図ったり、スキャンパスの経路中にアンプを設けることなく、論理ブロックのディレイ不良の検出が可能とされる。



	通常	スキャン			クロックアドバンス		
	ANIAD	тскуль	C1/C2 57}	PLL971	TCK971	C1/CZジル	PLL571
Syx-CK	77	0	ò	0	0	0	0
TCK	0	77	u	111	17.	O.	17.
CI	0	g	U.	0	0		0
C2	0	a	υī	n	0	J.C.	n o
Mode	· ·	1	1	1	1	1	1
Shift	don't care	1	1	don't care	O	0	don't cure
PLL-scan	0	0	0	1	0	0	1
СК	Sys-CK	TCK _F	CI	тск 🗲	TCK F	C1	PLL出力
SCK1	0	TCK L	C2	TCK &	0	0	0
5CIC2	0	Ţ	.1	1	/TCK L	/02	PLL出力

【特許請求の範囲】

【請求項1】 信号をスキャン可能に設計された複数のフリップフロップと、それらを結合させるスキャンパスと、論理ブロックの自己診断のための擬似乱数を発生させるための擬似乱数発生回路とを有し、上記スキャンパスを介して伝達された擬似乱数が上記論理ブロックに与えられた場合の当該論理ブロックからの出力信号を、上記スキャンパスを介して得ることで上記論理回路の診断を可能とする半導体集積回路であって、上記自己診断回路は、

上記スキャンパスを介して行われるスキャン動作を、上記論理ブロックの実使用速度よりも遅い速度で行うためのクロック信号を生成する第1生成回路と、

上記論理ブロックへの擬似乱数の供給及び上記論理ブロックからの出力信号の収集を上記論理ブロックの実使用 速度にほぼ等しい速度で行うためのクロック信号を生成 する第2生成回路とを含んで成ることを特徴する半導体 集積回路。

【請求項2】 上記第2生成回路は、入力されたクロック信号を逓倍するためのフェーズ・ロックド・ループを含んで成る請求項1記載の半導体集積回路。

【請求項3】 上記第1生成回路は、半導体集積回路の内部で生成されるテストクロック信号のエッジ検出を行うためのエッジ検出回路と、上記エッジ検出回路の出力信号と半導体集積回路の外部から与えられた外部クロック信号との論理和を得るための論理和ゲートとを含み、上記論理和ゲートの出力信号に基づいて上記第1生成回路における診断クロック信号が生成される請求項1又は2記載の半導体集積回路。

【請求項4】 上記フリップフロップは、フリップフロップ本来の機能論理と、上記フリップフロップの前段に配置される論理ブロックの特性に呼応して上記フリップフロップ本来の機能論理へのデータ入力を制限するためのゲート論理とを含んで成る請求項1乃至3の何れか1項記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路、 さらにはそれにおける自己診断技術に関する。

[0002]

【従来の技術】半導体集積回路の内部論理ブロックの動作を自己診断するための回路として、ビルトイン・スキャン・テスト(BIST)回路が知られている。このBIST回路は、スキャン設計されたフリップフロップ群、それらを接続するスキャンパス、擬似乱数を発生させるための擬似乱数発生器、及び収集されたスキャンデータを圧縮するためのデータ圧縮器を含んで成る。 擬似乱数発生器により発生された擬似乱数を、スキャンパスを通じてフリップフロップに入力(スキャンイン)し、1クロックパルスを入力(クロックアドバンス;通常ク

ロック1パルスでフリップフロップよりデータを出力し、診断クロック2で次段フリップフロップにデータを取り込む)後、スキャンパスを通じてフリップフロップのデータをデータ圧縮器で圧縮する(スキャンアウト)。この処理を繰り返し、予め算出された良品LSIでの圧縮データパターンと比較することによりLSIの良否判定を行う。そのようなBISTによれば、外部のテスタに頼らずにLSIテストが可能となるため、テストコストの軽減を図ることができる。

【0003】尚、BIST回路について記載された文献の例としては、1991年に、Academic Press社から発行された「Digital CircuitTesting(第146~168頁)」がある。【0004】

【発明が解決しようとする課題】上記したBISTを論理ブロックの実際の動作周波数で行うことができれば、ディレイ不良の検出をBISTで発見することができるから都合が良い。

【0005】しかしながら、一般にスキャンパスはLS I診断にのみ使用される回路であり、製品の性能には影響しない。従って、スキャンパスまでを実動作周波数で動作可能な設計を行うことは、スキャンパスでの信号遅延を抑えるために、信号配線幅を広くして配線抵抗の低減を図ったり、スキャンパスの経路中にアンプを設ける必要があり、そうすると、配線幅の増大、配線本数の増加、トランジスタ数の増加、ひいてはチップサイズの増加を招くことで、製品のコスト上昇を余儀なくされるのが、本発明者によって見いだされた。

【0006】本発明の目的は、製品のコストの大幅な上昇を伴わずに論理ブロックのディレイ不良の検出を行うための技術を提供することにある。

【0007】本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

[0008]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0009】すなわち、信号をスキャン可能に設計された複数のフリップフロップと、それらを結合させるスキャンパスと、論理ブロックの自己診断のための擬似乱数を発生させるための擬似乱数発生回路とを有して半導体集積回路が構成されるとき、上記スキャンパスを介して行われるスキャン動作を、上記診断ブロックの実使用速度よりも遅い速度で行うためのクロック信号を生成する第1生成回路と、上記論理ブロックへの擬似乱数の供給及び上記論理ブロックからの出力信号の収集を上記論理ブロックの実使用速度にほぼ等しい速度で行うためのクロック信号を生成する第2生成回路とを含んで上記自己診断回路を構成する。

【0010】上記した手段によれば、第1生成回路は、上記スキャンパスを介して行われるスキャン動作を、上記診断プロックの実使用速度よりも遅い速度で行うためのクロック信号を生成する。このことが、スキャンパスまでを実動作周波数で動作可能な設計を行う場合のように、スキャンパスでの信号遅延を抑えるために、信号配線幅を広くして配線抵抗の低減を図ったり、スキャンパスの経路中にアンプを設けるのを不要とする。また、上記論理ブロックへの擬似乱数の供給及び上記論理ブロックかの出力信号の収集を上記論理ブロックの実使用速度にほぼ等しい速度で行うためのクロック信号を生成する。このことが、上記論理ブロックのディレイ不良の検出を可能とする。

【0011】このとき、上記第2生成回路は、入力されたクロック信号を逓倍するためのフェーズ・ロックド・ループを含んで構成することができる。

【0012】また、スキャンパスを介して行われるスキャン動作を半導体集積回路の外部から制御可能とするには、半導体集積回路の内部で生成されるテストクロック信号のエッジ検出を行うためのエッジ検出回路と、このエッジ検出回路の出力信号と半導体集積回路の外部から与えられた外部クロック信号との論理和を得るための論理和ゲートとを含んで第1生成回路を構成し、上記論理和ゲートの出力信号に基づいて第1生成回路における診断クロック信号を生成するようにすれば良い。

【0013】さらに、上記フリップフロップは、フリップフロップ本来の機能論理と、上記フリップフロップの前段に配置される論理ブロックの特性に呼応して上記フリップフロップ本来の機能論理へのデータ入力を制限するためのゲート論理とを含んで構成することができる。

[0014]

【発明の実施の形態】図15には、本発明にかかる半導体集積回路の一例である論理LSIが示される。

【0015】図15に示される論理LSIは、特に制限されないが、ダイナミック・ランダム・アクセス・メモリ (DRAM)を搭載した半導体集積回路であり、入力回路153、アドレス論理ブロック151、入力データ論理ブロック152、メモリマット156、出力データ論理ブロック154、出力回路155、及び自己診断回路157を含み、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成される。

【0016】メモリマット156は、それぞれ複数のダイナミック型メモリセルがアレイ状に配列されて成る複数のメモリマットが設けられる。入力回路153は、上記メモリマット156への書き込みデータやアドレス信号を取り込むために設けられる。アドレス論理ブロック151は、上記入力回路153を介して取り込まれたアドレス信号をデコードする。入力データ論理ブロック152は、入力回路153を介して取り込まれたデータを

複数のメモリマット156に分配するためのバッファ回 路を含む。出力データ論理ブロック154は、メモリマ ット156から出力されたデータを増幅するためのアン プ回路を含む。出力回路155は、メモリマット156 から読み出されたデータを外部出力するための出力バッ ファを含む。自己診断回路157は、アドレス論理ブロ ック151や入力データ論理ブロック152の前段に配 置されたフリップフロップ群158、アドレス論理ブロ ック151や入力データ論理ブロック152の後段に配 置されたフリップフロップ群159、出力データ論理ブ ロック154の前段に配置されたフリップフロップ群1 60、及び出力データ論理ブロック154の後段に配置 されたフリップフロップ群161、各部の動作用クロッ ククロック信号を発生させるためのクロック生成回路 6、さらには図示されないが、自己診断のための擬似乱 数を発生するための擬似乱数発生回路3や、スキャンデ ータを圧縮するためのデータ圧縮器が設けられている。 【0017】上記アドレス論理ブロック151や上記入 カデータ論理ブロック152の診断のための擬似乱数は フリップフロップ群158を介して与えられる。そして そのような擬似乱数が与えられた場合のアドレス論理ブ ロック151や入力データ論理ブロック152からの出 カデータがフリップフロップ群159によって保持さ れ、それが図示されないスキャンパスを介して収集され る。収集されたデータが期待値と比較されることによ り、アドレス論理ブロック151や入力データ論理ブロ ック152が正常に動作するか否かを判別することがで きる。同様に出力データ論理ブロック154の診断のた めの擬似乱数はフリップフロップ群160を介して与え られる。そしてそのような擬似乱数が出力データ論理ブ ロック154に与えられた場合の出力データ論理ブロッ ク154からの出力データがフリップフロップ群161 によって保持され、それが図示されないスキャンパスを 介して収集される。収集されたデータが期待値と比較さ れることにより、出力データ論理ブロック154が正常 に動作するか否かを判別することができる。

【0018】図1には、上記自己診断回路157,の主要部の構成例が示される。

【0019】図1示されるように、上記自己診断回路157は、試験対象とされる論理プロック1に対するデータ及びスキャン信号の取り込みを行うフリップフロップ FF2-1~FF2-3と、上記論理プロックに対するデータ及びスキャン信号の出力を行うフリップフロップ FF2-4~2-5、フリップフロップFF2-1~2-3に入力される擬似乱数を発生するための擬似乱数発生器3と、外部からのスキャン入力と擬似乱数発生器3と、外部からのスキャン入力と擬似乱数発生器3からの信号とをセレクトするためのセレクタ4、フリップフロップ2-4~2-5からの出力データを圧縮するためのデータ圧縮器5、擬似乱数発生器(PRPG)3、データ圧縮器5に入力されるクロックを生成数する

クロック生成回路6を含んで成る。

【0020】上記論理ブロック1は、特に制限されないが、図15に示される入力データ論理ブロック152とされる。また、図15に示されるフリップフロップ2ー1~2-3、及びフリップフロップ2-4、2-5は、図15に示されるフリップフロップ群158の一部、及びフリップフロップ群159の一部とされる。フリップフロップ2-1~2-5は、信号をスキャン可能に設計され、スキャンパスPASSによって結合されている。

【0021】上記の構成において、DRAMを搭載した 論理LSI100の通常動作においては、データ入力D 1~D3がそれぞれ対応するフリップフロップ2-1~ 2-3を介して論理ブロック1に入力され、また、それ による論理ブロック1からの出力データは対応するフリップフロップ2-4、2-5を介して後段回路へ出力さ れる。その場合、フリップフロップ2-1~2-5は、 クロック生成回路6によって生成される通常クロック信 号CKに同期動作される。

【0022】また、自己診断においては、セレクタ4を介して擬似乱数発生回路3からの擬似乱数がフリップフロップ2-1~2-3に伝達され、論理ブロック1に供給される。そのとき、論理ブロック1から出力されたデータがフリップフロップ2-4、2-5に保持される。この保持データは、スキャン出力端子SOから出力、又はデータ圧縮器5で圧縮されてから出力されたデータやデータ圧縮器5で圧縮されてから出力されたデータを期待値と比較することにより、論理ブロック1が正常に動作しているか否かを判別することができる。上記自己診断においては、クロック発生回路6から発生された第1診断クロック信号SCK1や、第2診断クロック信号SCK2が使用される。

【0023】図2には上記フリップフロップ2-1~2 -5に適用されるフリップフロップの構成例及びその真理値表が示される。

【0024】図2(a)に示されるように、このフリップフロップは、ラッチ回路L1とラッチ回路L2とが結合されて成る。Dはデータ、SIはスキャンイン、CKは通常クロック信号、SCK1は第1診断クロック信号、SCK2は第2診断クロック信号、QMは中間ノード信号、Qは出力信号である。

【0025】通常動作においては、第1診断クロック信号SCK1、第2診断クロック信号SCK2が共にローレベルとされる。このとき、通常クロック信号CKがローレベルの場合、中間ノードQMには、データ入力端子Dの論理がそのまま伝達され、出力端子Qには1サイクル前の出力端子Qの論理状態が保持されている。また、通常クロック信号CKがハイレベルの場合には、中間ノードQMは、1サイクル前の論理状態が保持され、出力端子Qには、中間ノードQMの論理がそのまま伝達され

ろ

【0026】第2診断クロック信号SCK2の論理がハイレベルの場合は診断モードとされる。その場合において、通常クロック信号CKがローレベル、第1診断クロック信号SCK1がローレベルのとき、中間ノードQMは1サイクル前の論理状態が保持され、通常クロック信号SCK1がハイレベルの場合には、中間ノードQMはスキャンイン端子SIの論理がそのまま伝達され、出力端子Qは、1サイクル前の出力論理状態が保持されている。通常クロック信号CKがハイレベル、第1診断クロック信号SCK1がローレベルのとき、中間ノードQMには1サイクル前の論理状態が保持され、出力端子Qは中間ノードQMの論理状態がそのまま伝達される。

【0027】尚、第1診断クロック信号SCK1がハイレベル、第2スキャンクロック端子SCK2がローレベルの組み合わせや、通常クロック信号CK、第1診断クロック信号SCK1、及び第2診断クロック信号SCK(2が共にハイレベルの組み合わせは禁止される。

【0028】図3には自己診断回路157の動作タイミングが示される。

【0029】図3に示されるように、スキャンインサイクル、アドバンス、スキャンアウトサイクルが繰り返される。ここで、スキャンインサイクル、スキャンアウトサイクルは、論理ブロックの動作よりも遅い速度で実行される。

【0030】また、アドバンスでは、論理ブロックのディレイ不良等の検出を可能とするため、実使用速度にほぼ等しい速度で実行される。そのための詳細な制御については後に詳述する。

【0031】第1生成回路601によりテストクロック信号TCKの立ち上がり、立ち下がりエッジから各々通常クロックCK及び第1診断クロック信号SCK1が生成され、スキャンイン、スキャンアウト用のスキャンクロック信号としてフリップフロップに入力される。同様に、テストクロック信号TCKの立ち上がり立ち下がりエッジから各々生成された通常クロック信号CK及び第2診断クロック信号SCK2がクロックアドバンス用の信号としてフリップフロップに入力される。

【0032】図4には通常動作におけるクロック信号の動作波形が示される。

【0033】図4に示されるように、通常動作においては、第1診断クロック信号SCK1及び第2診断クロック信号SCK2が共にローレベルに固定され、通常クロック信号CKがフリップフロップに入力される。

【0034】図5 (a) には上記クロック生成回路6の 構成例が示される。

【0035】図5に示されるように、上記ブロック生成 回路6は、入力されたクロック信号を逓倍するためのP LL (フェーズ・ロックド・ループ)を内蔵しない第1 生成回路601と、上記PLLを内蔵する第2生成回路602、及び論理ゲート603~612とが結合されて成る。

【0036】上記第1生成回路601には、DRAMを 搭載した論理LSI100内で発生されたテストクロッ ク信号TCK、DRAMを搭載した論理LSI100の 外部から取り込まれた外部クロック信号C1, C2、及 び制御信号としてのシフト信号shift、モード信号 Modeが入力される。そのようなクロック信号又は制 御信号に基づいてクロック信号LSSD-A、LSSD -B, LSSD-Cが生成される。このクロック信号L SSD-A, LSSD-B, LSSD-Cは、それぞれ 後段のアンドゲート606, 607, 608へ入力され る。第1生成回路601からのクロック信号LSSD-Aは、後段のアンドゲート606及びオアゲート611 を介することにより第1診断クロック信号SCK1とし て後段回路に出力される。第1生成回路601からのク ロック信号LSSD-Bは後段のアンドゲート607、 オアゲート609,610を介することにより通常クロ ック信号CKとして後段回路に出力される。第1生成回 路601からのクロック信号LSSD-Cは、後段のア ンドゲート608、及びオアゲート612を介すること により第2診断クロック信号SCK2として後段回路に 出力される。

【0037】第2生成回路602は、テストクロック信号TCK、PLLスキャン信号PLLーscan、パラメータX、Y、Zが入力され、それに基づいて、クロック信号LSSDーA、LSSDーB、LSSDーCが生成される。第2生成回路602からのクロック信号LSSDーAは、オアゲート611を介することにより第1診断クロック信号SCK1として後段回路に出力される。第2生成回路602からのクロック信号LSSDーBは、オアゲート609、610を介することにより通常クロック信号CKとして後段回路に出力される。第2生成回路602からのクロック信号LSSDーCは、オアゲート612を介することにより第2診断クロック信号SCK2として後段回路に出力される。

【0038】図5(b)には上記クロック生成回路6の 全体的な動作状態が示される。

【0039】クロック生成回路6の動作モードには、通常動作モード、スキャン動作モード、及びクロックドアドバンスモードとがある。上記スキャンモード及びクロックアドバンスモードには、それぞれTCKシフトモード、C1/C2シフトモード、PLLシフトモードがある。各モードにおいて、システムクロック信号SysーCK、クロック信号TCK、外部クロック信号C1、C2、モード信号Mode、シフト信号Shift、PLLスキャン信号PLLーscan、通常クロック信号CK、第1診断クロック信号SCK1、第2診断クロック信号SCK2の論理状態は、図5(b)に示される通り

である。尚、「don't care」は論理不定を意 味する。

【OO40】上記の構成において、PLLスキャン信号 PLLーscanがローレベルにネゲートされた期間に おいては、インバータ603~605の出力論理がハイ レベルとなり、後段のアンドゲート606~608が活 性化されることから第1生成回路601から出力された クロック信号LSSD-A, LSSD-B, LSSD-Cが選択される。この場合、第1生成回路601からの クロック信号LSSD-Aが第1診断クロック信号SC K1として後段回路に出力され、第1生成回路601か らのクロック信号LSSD-Bが通常クロック信号CK として後段回路に出力され、第1生成回路601からの クロック信号LSSD-Cが第2診断クロック信号SC K2として後段回路に出力される。このクロック信号 は、スキャンパスPASSを介して行われるスキャン動 作を、上記論理ブロックの実使用速度よりも遅い速度で 行うための信号として使用される。このとき、第2生成 回路602においては、クロック信号LSSD-A、L SSD-B, LSSD-Cが生成されない。

【0041】それに対して、PLLスキャン信号PLLーscanがハイレベルにアサートされた期間においては、第2生成回路602によってクロック信号LSSDーA、LSSDーB、LSSDーCが生成され、それが後段回路に伝達される。このクロック信号は、クロックアドバンス用とされ、論理ブロック1を、当該論理ブロック1への擬似乱数の供給及び論理ブロック1からの出力信号の収集を、当該論理ブロック1の実使用速度にほぼ等しい速度で行うための信号として使用される。

【0042】尚、PLLスキャン信号PLL-scan がハイレベルにアサートされた期間においては、インバータ $603\sim605$ の出力論理がローレベルとされることにより、アンドゲート $606\sim608$ が非活性状態とされることで、第1生成回路601からのクロック信号 LSSD-A、LSSD-B、LSSD-Cは、後段回路に伝達されない。

【0043】図6 (a) には上記第1生成回路601の 構成例が示される。

【0044】テストクロック信号TCKのエッジ検出を行うためのエッジ検出回路61が設けられる。テストクロック信号TCKの立ち上がりエッジに同期してクロック信号CK1が生成され、テストクロック信号CK2が生成される。クロック信号CK1はオアゲート62を介することによりクロック信号LSSDーBとして出力される。クロック信号CK2は、オアゲート63及びアント65を介することによりクロック信号LSSDームとして出力される。また、上記オアゲート63の出力信号は後段のインバータ64で反転された後にオアロット66及びアンドゲート67を介することによりクロッ

ク信号LSSD-Cとして出力される。

【0045】図6(b)には図6(a)に示される第1 生成回路601の動作状態が示される。

【0046】通常動作モードにおいては、テストクロック信号TCK、外部クロック信号C1、C2がローレベル(論理値"0")であり、モード信号Modeがローレベルとされる(イ)。この場合、システムクロック信号SysーCKが通常クロック信号として後段回路に伝達される。尚、このとき、シフト信号shiftは論理不定とされる。

【0047】 TCKシフトモードにおいては、システムクロック信号Sys-CK、外部クロック信号C1、C2がローレベルで、モード信号Mode及びシフト信号Shifts

(ロ)。この場合、テストクロック信号TCKに基づいてエッジ検出回路61からのクロック信号CK1、CK2が出力されることにより、通常クロック信号CKはテストクロック信号TCKの立ち上がりエッジに同期して形成され、クロック信号LSSD-Aはテストクロック信号TCKの立ち下がりエッジに同期して形成される。尚、モード信号Mode及びシフト信号Shiftがハイレベルのため、クロック信号LSSD-Cはハイレベルに固定される。

【0048】 TCKクロックアドバンスモードにおいては、システムクロック信号Sys-CK、外部クロック信号C1、C2がローレベルとされ、モード信号Mode及びシフト信号shiftがハイレベルとされる

(ハ)。この場合、テストクロック信号TCKに基づいてエッジ検出回路61からのクロック信号CK1、CK2が出力されることにより、通常クロック信号CKはテストクロック信号TCKの立ち上がりエッジに同期して形成され、クロック信号LSSD-Cは、クロック信号CK2がインバータで反転されたものとされる。

【0049】 C1/C2シフトモードにおいては、システムクロック信号Sys-CK及びテストクロック信号TCKがローレベルで、モード信号Mode及びシフト信号Shiftがハイレベルとされる(二)。このモードにおいては、通常クロック信号CKは外部クロック信号C1とされ、クロック信号LSSD-Aは外部クロック信号C2とされる。尚、モード信号Mode及びシフト信号Shiftがハイレベルであるため、クロック信号LSSD-Cはハイレベルに固定される。

【0050】C1/C2クロックアドバンスモードにおいては、システムクロック信号SysーCK及びテストクロック信号TCKがローレベルで、モード信号Modeがハイレベル、シフト信号Shiftがローレベルとされる(ホ)。この場合、通常クロック信号CKは外部クロックC1とされ、クロック信号LSSDーCは外部クロック信号C2がインバータ64で反転されたものとされる。尚、クロック信号LSSD-Aはローレベルに

固定される。

【0051】図7 (a) には第2生成回路602の構成例が示される。

【0052】フリップフロップ71、72が結合されることにより、PLLスキャン信号PLLーscanをテストクロック信号TCKで同期化するための同期化回路が形成される。フリップフロップ72の非反転出力信号はアンドゲート80の一方の入力端子に伝達される。フリップフロップ72の反転出力信号は、カウンタ73のカウント開始を指示する信号として当該カウンタ73に伝達される。このカウンタ73の出力信号Countは、比較器74~76の一方の入力端子Aに入力される。

【0053】上記比較器74,75,76の他方の入力 端子には、BISTにおけるクロックアドバンスのため に予め設定された設定値X, Y, Zが入力される。ここ で、設定値Xはスキャン終了を示す値、設定値Yはスキ ャンアウト開始を示す値、設定値Zはスキャンアウト終 了を示す値とされ、それぞれ複数ビットで構成される。 比較器74の出力信号は、カウンタ73のカウント出力 値が設定値Xに達した時点でハイレベルにアサートさ れ、比較器75の出力信号は、カウンタ73のカウント 出力値が設定値Yに達した時点でハイレベルにアサート され、比較器76の出力信号は、カウンタ73のカウン ト出力値が設定値Zに達した時点でハイレベルにアサー トされる。比較器 74~76の出力信号は、それぞれ後 段のインバータ77~79を介して対応するアンドゲー ト80~82の一方の入力端子に伝達される。アンドゲ ート80では、インバータ77の出力信号とカウンタ7 3とのアンド論理が得られ、アンドゲート81ではイン バータ78の出力信号とカウンタ73とのアンド論理が 得られ、アンドゲート82ではインバータ79の出力信 号とカウンタ73とのアンド論理が得られる。オアゲー ト83により、アンドゲート80の出力信号とアンドゲ ート82の出力信号とのオア論理が求められ、その結果 が後段のフリップフロップ85に伝達される。また、ア ンドゲート81の出力信号はフリップフロップ90に伝 **達される。フリップフロップ85の出力信号は、アンド** ゲート87の一方の入力端子に伝達されるとともに、後 段のフリップフロップ86に伝達される。フリップフロ ップ86の出力信号とエッジ検出回路84の出力信号 (CK2) とのアンド論理が得られ、この結果がクロッ ク信号LSSD一Aとされる。そして、フリップフロッ プ85の出力信号と、エッジ検出回路84の出力とのア ンド論理を求めるアンドゲート87が設けられ、このア ンドげー1と87の出力信号が、後段のオアゲート89 を介することにより、クロック信号LSSD一Bとして 出力される。上記フリップフロップ90の出力信号は後 段のフリップフロップ91を介してパルス発生回路92

へ伝達される。ここで、フリップフロップ90,91は

テストクロック信号TCKに同期動作される。

【0054】クロックアドバンスのためにテストクロック信号TCKに同期してそれよりも周波数が高いクロック信号を発生するためのPLL(フェーズ・ロックド・ループ)93が設けられる。このPLL93の出力信号の上記パルス発生回路92のクロック入力端子に入力される。このクロック発生器92の一方の出力信号(CK1)は後段のノアゲート89を介して外部主出力また、ロック発生器92の他方の出力信号(CK2)後段のアンドゲートによりアンド論理が得られ、その出力結果がクロック信号LSSD-Dとして後段回路に出力信号される。

【0055】図7(b)には同図(a)に示される第2 生成回路602の動作状態が示される。

【0056】動作テストモードにおいては、テストクロック信号TCK及びPLLスキャン信号がローレベルとされる(イ)。この場合、通常クロック信号CKはシステムクロック信号SysーCKとされる。また、クロック信号LSSD-A, LSSD-Cはローレベルに固定される。

【0057】スキャンモードにおいては、システムクロック信号SysーCKがローレベル、PLLスキャン信号PLLーscanがハイレベルとされる(ハ)。この場合、通常クロック信号CKは、エッジ検出回路84の出力信号に基づいて形成されることにより、テストクロック信号TCKの立ち上がりエッジ同期する信号とされる。また、クロック信号LSSDーAはエッジ検出回路84の出力信号に基づいて形成されることによりテストクロック信号TCKの立ち下がりエッジに同期する信号とされる。尚、クロック信号LSSDーCは、ハイレベルに固定される。

【0058】クロックアドバンスモードにおいては、システムクロック信号Sys-CKがローレベル、PLLスキャン信号PLL-scanがハイレベルとされる(ハ)。この場合、通常クロック信号やクロック信号LSSDは、PLL93の出力信号に基づいて形成される。尚、クロック信号LSSD-Aはローレベルに固定される。

【0059】図9(a)には上記エッジ検出回路61の 構成例が示され、図9(b)にはその動作タイミングが 示される。

【0060】通常クロック信号CKを遅延させるための遅延回路611と、この遅延回路611の出力信号と上記通常クロック信号CKとのアンド論理を求めるためのアンドゲート612と、この遅延回路611の出力信号と上記通常クロック信号CKとのノア論理を求めるためのノアゲート613とを含んで成る。上記アンドゲート612から、通常クロック信号CKの立ち上がりエッジに同期したクロック信号CKの立ち下がりエッジに同期

したクロック信号C.K.2が得られる。

【0061】尚、上記エッジ検出回路84は、上記エッジ検出回路61と同一構成とされる。

【0062】図10(a)には上記パルス生成回路92の構成例が示され、図10(b)にはその動作タイミングが示される。

【0063】フリップフロップ101,102,103,104がシリーズ接続される。フリップフロップ103の出力信号とフリップフロップ104の出力信号とのアンド論理を得るアンドゲート105が設けられ、このアンドゲート105の出力信号が後段のフリップフロップ106に伝達される。そしてこのフリップフロップ106の出力信号と通常クロック信号CKとのアンド論理を得るアンドゲート108、通常クロック信号CKを反転させるためのインバータ109、及びこのインバータ109の出力信号と上記フリップフロップ107の出力信号とのナンド論理を得るためのナンドゲート110が設けられる。上記アンドゲート108からクロック信号CK1、及びその反転信号/CK2が得られる。

【0064】図11には上記比較回路74の構成例が示される。

【0065】図11に示されるように、上記比較回路74は、i+1個の判定部741-0~741-iが結合されて成る。第1入力端子A0、A1、 \cdots Aiには、カウンタ73からの複数ビット構成の信号が入力され、2入力端子B0、B1、 \cdots Biには、複数ビット構成の設定値Xが入力される。i+1個の判定部741-0~741-iは互いに同一構成とされるので、ここでは0番目の判定部741-0の構成例について詳細に説明する。

【0066】ビットA0とビットB0とのエクスクルージブオア論理を得るためのエクスクルージブオアゲート 111、このエクスクルージブオアゲート 111の出力 信号とビットA0とのアンド論理を得るためのアンドゲート 113、上記エクスクルージブオアゲート 111の出力信号を反転するためのインバータ 112、このインバータ 112の出力信号と判定タイミング信号とのアンド論理を得るためのアンドゲート 114、アンドゲート 113、114のオア論理を得るためのオアゲート 115の出力信号は隣接する判定部におけるアンドゲート 114に伝達される 1番目の判定回路 741-1におけるオアゲート 1

る。 i 番目の判定回路 7 4 1 - i におけるオアゲート 1 15から 1 ビットの比較結果が得られる。尚、アドレス A 0 に対応する判定部 7 4 1 - 0 におけるアンドゲート 1 1 4 の一方の入力端子は高電位側電源 V d d (ハイレベル) に固定される。

【0067】図8には上記クロック生成回路6の詳細な動作タイミングが示される。

【0068】図8において、a~gは図7における主要 部の動作タイミングを示している。

【0069】ここで、注目すべきはスキャンイン直後に おけるテストクロック信号TCKの1サイクルの期間で ある。この期間の主要タイミングについて拡大して示さ れるように、PLL93によって生成されるクロック信 号CKVは、テストクロック信号TCKよりも周波数が 高く、そのようなクロック信号CKVに基づいてクロッ クアドバンス (ACテスト) が行われる。換言すれば、 ACテストは、論理ブロック1の実際の動作周波数に等 しい周波数で行うことができるので、ディレイ不良の検 出をBISTで発見することができ、また、スキャンイ ンやスキャンアウトについては、PLL93によって生 成されるクロック信号CKVよりも周波数の低いテスト クロック信号TCKに基づいて回路が動作される。従っ て、スキャンパスまでを実動作周波数で動作可能に設計 する場合に比べて、配線幅の増大や配線本数の増加、ト ランジスタ数の増加などを招くおそれがなく、製品のコ スト上昇を抑えることができる。

【0070】図12(a)には上記カウンタ73の構成例が示される。

【0071】ラッチ回路732-1~732-i、排他的論理和ゲート731-0~731-i、アンドゲート733-0~733-2, …が設けられる。

【0072】ラッチ回路732-0の出力信号A0と高電位側電源Vddレベルとの排他的論理和が排他的論理和が小ト731-0により求められ、その出力信号がラッチ回路731-0の入力端子に供給される。桁上げのため、ラッチ回路732-0の出力信号A0と高電位側電源Vddとのアンド論理がアンドゲート733-0によって得られる。

【0073】ラッチ回路732-1の出力信号A1とアンドゲート733-0の出力信号12aとの排他的論理和が排他的論理和ゲート733-1により求められ、その出力信号がラッチ回路732-1の入力端子に供給される。桁上げのため、ラッチ回路732-1の出力信号A1とアンドゲート733-0の出力信号12aとのアンド論理がアンドゲート733-1によって得られる。

【0074】ラッチ回路732-2の出力信号A2とアンドゲート733-1の出力信号12bとの排他的論理和が排他的論理和ゲート733-2により求められ、その出力信号がラッチ回路732-2の入力端子に供給される。桁上げのため、ラッチ回路732-2の出力信号A2とアンドゲート733-1の出力信号12bとのアンド論理がアンドゲート733-2によって得られる。

【0075】同様に、ラッチ回路732-iの出力信号 Aiと前段のアンドゲートの排他的論理和が排他的論理 和ゲート731-iにより求められ、その出力信号がラッチ回路732-iの入力端子に供給される。

【0076】また、上記ラッチ回路731-0~731 -iのリセット端子Rには、スタート信号/start が入力されるように成っている。そして、上記ラッチ回 路 $731-0\sim731-i$ は、通常クロック信号CKに同期して動作される。

【0077】図12(b)には上記カウンタ73の動作タイミングが示される。

【0078】スタート信号/startがローレベルにアサートされた後の期間において通常クロック信号CKが入力される毎にカウントされ(フリップフロップ72の出信号)、それによりカウンタ出力A0~Aiが得られる。

【0079】上記した例によれば、以下の作用効果を得ることができる。

【0080】(1) PLL93によって生成されるクロック信号CKVは、テストクロック信号TCKよりも周波数が高く、そのようなクロック信号CKVに基づいてクロックアドバンス(ACテスト)が行われる。このようにACテストは、論理ブロック1の実際の動作周波数に等しい周波数で行うことができるので、ディレイ不良の検出をBISTで発見することができ、また、スキャンインやスキャンアウトについては、PLL93によって生成されるクロック信号CKVよりも周波数の低いテストクロック信号TCKに基づいて回路が動作される。このため、スキャンパスまでを実動作周波数で動作可能に設計する場合に比べて、配線幅の増大や配線本数の増加、トランジスタ数の増加などを招くおそれがなく、製品のコスト上昇を抑えることができる。

【0081】(2) 半導体集積回路の内部で生成されるテストクロック信号のエッジ検出を行うためのエッジ検出回路の出力信号と半導体集積回路の外部から与えられた外部クロック信号C1、C2との論理和を得るための論理和ゲート62、63とを含んで第1生成回路601が構成され、上記論理和ゲート62、63の出力信号に基づいて第1生成回路601における診断クロック信号が生成されるようになっているため、DRAM100の外部から上記外部クロック信号C1、C2を与えることにより、上記スキャンバスを介して行われるスキャン動作を上記外部クロック信号C1、C2によって制御することができる。

【0082】以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0083】例えば、図10においてスキャン動作の開始及び終了並びにクロックドアドバンス動作の開始タイミングを与えるためのカウンタや、それに入力されるパラメータX、Y、Zに代えて、一つの外部入力信号RT_TESTを採用することができる。その場合の動作タイミングが図13に示される。外部入力信号RT_TESTがハイレベルにアサートされた期間において、クロックアドバンスが行われる。また、外部入力信号RT_TESTがローレベルにネゲートされた状態において、

スキャンイン及びスキャンアウトが行われる。

【0084】図14(a)には、高速動作する回路部分と、低速動作する回路部分とが半導体チップに含まれる場合の構成例が示される。

【0085】スローパス (Slow Path) や、ノーマルパス (Normal Path) が混在する場合には、図14 (a) に示される構成を採用するのが良い。

【0086】フリップフロップとしては、図14(b)に示されるものが使用される。すなわち、フリップフロップ本来の機能論理441に、DQS端子の論理レベルに応じてデータの取り込みを制御するためのアンドゲート442が結合される。DSQ端子がハイレベルの場合にデータ端子Dに伝達されたデータがアンドゲート442を介してフリップフロップ本来の機能論理441に伝達される。しかしながら、DQS端子がローレベルの場合には、データ端子Dに伝達されたデータはフリップフロップ本来の機能論理441には伝達されない。つまり、データの取り込みが行われない。

【0087】図14(a)においては、前段及び後段のパスの状態によってフリップフロップのタイプが決定される。

【0088】前段がスローパスであることが明確な場合には、そのようなスローパスでのクロックアドバンスが行われないように、DQS端子がローレベルに固定されることで、フリップフロップ本来の機能論理441~のデータ取り込みが阻止される。図14(c)におけるタイプC、Dがそれに相当する。図14(a)においては、フリップフロップ453、454、457、458、461、462、468として、タイプC又はDが適用される。

【0089】尚、前段がスローパスであることが明確な場合でも、スキャンイン端子SIを介して他のパスについてのデータスキャンは行われる。

【0090】前段が確実にスローパスで無い場合には、 図14(c) におけるタイプA又はBが適用される。タイプA又はBでは、DQS端子がハイレベルに固定されることによってデータ端子Dからのデータ取り込みが可能とされる。

【0091】また、半導体集積回路によっては、個々の 論理ブロック毎のスキャンパス毎に、擬似乱数発生回路 3、データ圧縮器5、クロック生成回路6を設けるよう にしても良い。

【0092】さらに、複数のコア・セルを組み合わせて一つのLSIが設計される場合があるが、かかる場合においておいても本発明を適用することができる。その場合において、擬似乱数発生回路3、データ圧縮器5、及びクロック生成回路6は、複数のコア・セル間で共有するようにしても良いし、個々のコア・セル毎に専用回路を設けるようにしても良い。

【0093】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるDRAMに適用した場合について説明したが、本発明はそれに限定されるものではなく、各種半導体集積回路に広く適用することができる。

【0094】本発明は、少なくとも論理ブロックを含む ことを条件に適用することができる。

[0095]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0096】すなわち、スキャンパスを介して行われるスキャン動作を、診断ブロックの実使用速度よりも遅い速度で行うためのクロック信号を生成する第1生成回路と、論理ブロックへの擬似乱数の供給及び論理ブロックの実使用速度にほぼ等しい速度で行うためのクロック信号を生成する第2生成回路とを含んで自己診断回路を構成することにより、スキャンパスでの信号遅延を抑えるために信号配線幅を広くして配線抵抗の低減を図ったり、スキャンパスの経路中にアンプを設けることなく、論理ブロックのディレイ不良の検出が可能とされる。

【0097】また、半導体集積回路の内部で生成されるテストクロック信号のエッジ検出を行うためのエッジ検出回路と、このエッジ検出回路の出力信号と半導体集積回路の外部から与えられた外部クロック信号との論理和を得るための論理和ゲートとを含んで第1生成回路が構成され、上記論理和ゲートの出力信号に基づいて第1生成回路における診断クロック信号が生成されるため、半導体集積回路の外部から上記外部クロック信号を与えることにより、上記スキャンパスを介して行われるスキャン動作を半導体集積回路の外部から制御することができる

【図面の簡単な説明】

【図1】本発明にかかる半導体集積回路の一例である論理LSIにおける自己診断回路の主要構成例ブロック図である。

【図2】上記自己診断回路で使用されるフリップフロップの構成例ブロック図及びその動作説明図である。

【図3】上記自己診断回路における主要動作タイミング 図である。

【図4】上記論理LSIの通常動作におけるクロック信号の動作タイミング図である。

【図5】上記自己診断回路に含まれるクロック生成回路 の構成例回路図及びその動作説明図である。

【図6】上記クロック生成回路に含まれる第1生成回路 の構成例回路図及びその動作説明図である。

【図7】上記クロック生成回路に含まれる第2生成回路 の構成例回路図及びその動作説明図である。

【図8】上記クロック生成回路の詳細な動作タイミング

図である。

【図9】上記クロック生成回路に含まれるエッジ検出回路の構成例回路図及びその動作タイミング図である。

【図10】上記クロック生成回路に含まれるパルス生成 回路の構成例回路図及びその動作タイミング図である。

【図11】上記クロック生成回路に含まれる比較回路の 構成例回路図である。

【図12】上記クロック生成回路に含まれるカウンタの 構成例回路図及びその動作タイミング図である。


【図13】上記クロック生成回路に含まれるパルス生成回路の別の構成例における動作タイミング図である。

【図14】上記自己診断回路の別の構成例ブロック図及びそれに含まれるフリップフロップの構成例回路図並びに上記フリップフロップのタイプの違いとその適用条件説明図である。

【図15】上記論理LSIの全体的な構成例ブロック図である。


【符号の説明】

[図1]



- 1 論理ブロック
- 2-1~2-5 フリップフロップ
- 3 擬似乱数発生器
- 5 データ圧縮器
- 6. クロック生成回路
- 61 エッジ検出回路
- 61,62 オアゲート
- 100 論理LSI
- 153 入力回路
- 154 出力データ論理ブロック
- 155 出力回路
- 156 メモリマット
- 158~1.61 フリップフロップ群
- 601 第1生成回路
- 602 第2生成回路
- 603~605 インバータ
- 606~608 アンドゲート
- 609~612 オアゲート

【図2】





(b)

入力			十二部十十	. 出力	備考
CK	SCK1	SCK2	OM	Q	
L	L	L	D	Q-1	通常
н	Ĺ	Ļ	QM-1	QM	通常
L	L	11	QM-1	Q-1	診断
L	Н	H	SI	Q1	診断
Н	L	Н	QM—1	QM.	診断
*	H	L	— ⁻		禁止
H	н	H	_		禁止

H:ハイレベル L:ローレベル *:任意 X-1:X信号の前 状態


【図9】





【図3】


【図11】




イ) 通常動作

【図5】

【図6】




	通常	スキャン			クロックアドバンス		
	1 North	TCK571	C1/C2 971	PLL371	TCK97}	C1/C2 97F	PLL571
Syn-CK	77.	0	0	υ	0	0	. 0
TCK	0	77	ט	17.7	177	o	77
CL	0	0	J.L	0	O	ıπ	۵
C2	0	ο	Tr.	0	0	ı	0
Mode	0	1	1	1	1	1	1
Shift	don't care	` 1	1	don't care	0	O	don't care
PLL-scan	0	0	C	1	0	0	1
СК	Sys-CK	тск 🗲	C1	TCK ₹	TCK ₽	Cl	PLL出力
SCKI	Ü	TCK 3		TCX 3	0	0	0
SCK2	0	1	1		/TCK L	/cż	PLL出力
	ı			1			1




Mode = 0 Shift don't care	LSSD-A = 0 LSSD-C = 0
ロ) TCKシフト Sys-CK, C1, C2 = 0 Mode = 1 Shift = 1	$ \begin{array}{cccc} & & & & & & & & & & \\ & CK & = & & TCK & & & & & & & & \\ & LSSD-A = & 0 & & & & & & & & & \\ & LSSD-C = & 0 & & & & & & & & & \\ \end{array} $
ハ) TCKクロックアドバンス Sys-CK, Cl, C2 = 0 Mode = 1 Shift = 0	$ \begin{array}{ccc} & \text{TCK } & & & \\ & \text{CK } & = & \text{TCK } & & & & \\ & \text{LSSD-A} & = & & & & \\ & \text{LSSD-C} & = & & & & & & \\ \end{array} $
二) CI / C2シフト Sys-CK , TCK = 0 Mode = 1 Shift = 1	CK = C1 LSSD-A = C2 LSSD-C = 1
ホ) C1/C2クロックアドバンス Sys-CK, TCK = 0 Mode = 1 Shift = 0	CK = C1 LSSD-A = 0 LSSD-C = /C2









【図8】




【図12】




【図13】



【図14】



【図15】



フロントページの続き

(72) 発明者 栗田 公三郎

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 F ターム(参考) 2G032 AA01 AA07 AC10 AD06 AE08 AG03 AG07 AK11 AK16 AK19 5B048 AA20 CC02 CC11 CC18 DD06 DD07